接口与性能
物理层接口:采用 PCIe 6.2 PHY,支持最高 64 GT/s 传输速率(x8通道),可灵活拆分为 2个x4端口。
内存控制器:内置 双通道 DDR5-8000 内存控制器,速率达 8000 MT/s,显著提升主机与后端内存的数据交换效率123。
集成架构
双 RISC-V 微处理器:
应用处理单元(APU):负责资源动态配置与实时事件处理。
安全处理单元(SPU):提供硬件级安全管理功能145。
扩展接口:集成 SMBus/I³C、SPI、JTAG 等接口,便于固件升级与系统集成35。
封装与形态
封装尺寸:25mm × 25mm 紧凑型设计。
兼容形态:支持 EDSFF E3.S(盘式) 和 PCIe AIC(插卡式) 两种部署形态134。
二、技术突破与行业价值
性能与能效提升
通过 CXL 3.1 协议实现内存资源池化,突破传统内存架构的带宽与扩展性瓶颈,降低数据中心总体拥有成本(TCO)35。
解耦式内存架构:推动内存资源在异构系统中的动态共享,为 AI 计算、云工作负载提供底层支持35。
生态协同进展
三星电子:认可其高带宽与内存池化能力,计划协同推进 CXL 在 AI 领域的应用3。
SK海力士:强调该芯片对下一代系统架构的创新影响3。
AMD & 英特尔:视为构建异构内存分层的关键技术,加速 AI/云场景落地3。
三、商业化进展
当前阶段:已向主要客户送样测试,同步提供 参考设计套件(RDK) 加速解决方案验证135。
量产规划:未公开具体时间表,但送样标志着技术成熟度达到商用门槛。
权威行业评价
澜起科技总裁 Stephen Tai:
“CXL 3.1 内存扩展控制器的推出,标志着我们在 CXL 技术领域的又一次领先突破。该芯片为下一代算力基础设施中内存资源的池化与共享奠定坚实基础。” 135
AMD 副总裁 Raghu Nambiar:
“澜起科技的 CXL 3.1 方案与我们降低 TCO 的目标高度契合,将加速内存分层技术在 AI 场景的应用。” 3
总结:澜起 M88MX6852 芯片通过 CXL 3.1 标准化协议、PCIe 6.2 接口与双通道 DDR5 技术,解决了数据中心内存扩展的效能瓶颈,其弹性资源池化能力获全球头部厂商背书,有望重塑下一代算力基础设施架构。